JP 401285463 A NOV 1989

BEST AVAILABLE COPY

(54) AUXILIARY CAPACITANCE FORMING METHOD

(11) 1-286463 (A)

(43) 17.11.1989 (19) JP

(21) Appl. No. 63-117298 (22) 13.5.1988


(71) MATSUSHITA ELECTRIC IND CO LTD (72) SHINICHIRO ISHIHARA(1)

(51) Int. Cl². H01L27/12.H01L27/04.H01L29/78

PURPOSE: To simplify manufacturing process and reduce manufacturing cost by forming, on a glass substrate, a first region and a second region turning to the gate electrode of a thin film transistor, and one side electrode of an auxiliary capacitance, by using the same material, and forming, thereon, the

auxiliary capacitance by using a gate insulating film.

CONSTITUTION: On a glass substrate 1, a gate electrode 2 is formed in a TFT region by using a gate electrode material; a first region 3 and a second region 4 are formed in a COG region by using the same gate electrode material; a gate insulating film 5, an a-Si:H film 6, and a protective film 7 are formed in order; source, drain contact holes 8, 9 are formed by selectively etching a part of only the protective film 7; an N-type a-Si:H film 10 is deposited; contact holes 11, 12 are formed; a metal film is deposited and selectively etched; thereby forming each region of a bus line 13, the facing electrode 14 of an auxiliary capacitance, a wiring 15, and a wiring 16 from a drain electrode. In the case of forming the auxiliary capacitance, it is realized also in a form wherein the protective film 7 is eliminated.



257/66

⑩ 日本国特許庁(JP)

の特許出願公開

@ 公 開 特 許 公 報 (A) 平1-286463

 ⑤Int. Cl.*
 識別記号
 庁内整理番号
 ⑥公開 平成1年(1989)11月17日

 H 01 L 27/12 27/04 29/78
 A - 7514 - 5 F C - 7514 - 5 F C - 7514 - 5 F を査請求 未請求 請求項の数 2 (全5頁)

会発明の名称 補助容量形成方法

②特 願 昭63-117298

20出 顧 昭63(1988)5月13日

⑩発 明 者 石 原 伸 一 郎 大阪府門真市大字門真1006番地 松下電器産業株式会社内 ⑪発 明 者 永 田 清 一 大阪府門真市大字門真1006番地 松下電器産業株式会社内

创出 願 人 松下電器產業株式会社 大阪府門真市大字門真1006番地

砲代 理 人 弁理士 中尾 敏男 外1名

明 細 存

1、発明の名称

2、特許請求の範囲

補助容量形成方法

(1) ガラス基板上に同一材料で薄膜トランジスタ のゲート電極、補助容量の一方の電極となる第 1の領域及び第2の領域を形成する第1の工程 と、前記ゲート電極及び第1、第2の領域上に ゲート絶縁膜、活性膜及び保護膜を順に積層す る第2の工程と、前記第1の領域の上方に位置 する前記ゲート絶録膜,活性膜及び保護膜を膜 厚を調整しつつエッチングする第3の工程と、 前配第1.第2の領域に達するICチップコン タクト用コンタクトホールを形成する第4の工 程と、金属膜を蒸着し、前記補助容量の他方の 電極、薄膜トランジスタのソース電極及びドレ イン電極を選択的に形成する第5の工程とを含 み、前配第1の領域と他方の電極間に位置する 少たくともゲート絶縁膜によって補助容量を形 成十ることを特徴とする補助容量形成方法。

(2) ガラス基板上に同一材料で薄膜トランジスタ のゲート電極、ICチョプを前記薄膜トランジ スタに冠気的に結合するための第1,第2の領 域を形成する第1の工程と、前記ゲート電極、 第1.第2の領域上にゲート絶縁膜,活性膜及 び保護膜を順に積層する第2の工程と、前記第 1 、第2の領域の上方に位置する前記ゲート絶 森原、活性膜及び保護膜を膜厚を調整しつつエ ッチングする第3の工程と、前記第1,第2の 領域に遵するICチップコンタクト用コンタク トホールを形成する第4の工程と、前記コンタ クトホールの間に位置しかつ前記膜厚の調整さ れたゲート絶縁膜の上方に金属膜を蒸着し、結 台容量を構成する二電極を選択的に形成する第 6 の工程とを含み、前記結合容量を結合するた めの一方の電圧をアースラインに他方の電圧を ICチップの基準電位を供給するラインに電気 的に結合し、とれらの二電極及び電極間に位置 する少なくともゲート 絶縁膜によって補助容量を・ 形成することを特徴とする補助容量形成方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、活性層として非晶質シリコン(以下 a-Si: B と略す)を用いた薄膜トランジスタ (以下 1) T と略す)をガラス基板上に形成する 工程中に 1) T を駆動するに必要な補助容量を形成する方法に関するものである。

従来の技術

a-Sith を用いたTFTは200で前後の比較的低温で大面積にわたって容易に形成されるため、一次元センサや液晶ディスプレイに応用されるべく研究されている。これら半導体素子を駆動させるための駆動信号の印加方法は、従来、基板端に取り込み電極を設け、フレキシブルフィルムによって外部回路と接続し、この外部回路から半導体素子に印加する方法を用いている。

ところで、フレキシプルフィルムは高価なポリ イミド樹脂を使用しているため、大型化や高密度 化が進むにつれ、実装するフィルムの枚数かよび 面積が増加するため、材料費が高価になる。さら

また、本願第2の補助容量の形成方法は、上述の第1の領域と他方の電極とからなるサンドイッチ構造の補助容量にかえて、第1、第2の領域上に位置するゲート絶録膜上に、金属膜を蒸着し、結合容量を形成する二電極を選択的に形成し、一

に大型化にともなって、接点の数も増加するので信頼性に問題が発生した。このためガラス基板上にICチップを直接実装するCOG方式が用いられてきた。一方、付加価値を高めるため、単結晶ンリコンを基板とする半導体素子はID一層の実施密度の高密度化が図られている。ガラス基板上に形成される一次元センサや液晶ディスプレイの場合も例外ではない。更にガラス基板の特徴を利用して、装置の大型化も同時に進められている。

発明が解決しようとする課題

ICの駆動には大容量の電気補助容量が必要で ICデップと並べるように補助容量チップをガラス基板上に配していた。このためガラス基板の小型化には限界があった。また、この補助容量チップはICデップに比べ厚く、COG方式を用いる場合、チップの基板上への接着時の部品押えに段差が生じ、押え治具が複雑になることから接着精度・強度にも問題が生じた。

課題を解決するための手段

上配目的を達成するために本発明の補助容量形

方の電極をアースラインに、他方の電極をICチップの基準電位を供給するラインに電気的に結合し、これらの二電極及び電極間に位置するゲート 絶縁膜によって補助容量を形成することを特徴と するものである。

作用

上配補助容量の形成方法によって、ICチップ下の領域に薄膜トランジスタの形成とともに、特別な工程を必要とせずに、補助容量を形成することができる。その結果、容量チップをガラス基板上に配設し、接着する従来の製造方法に比べ、製造工程を簡略化でき、製造コストの削減を実現できる。

実施例

以下、本発明の補助容量形成方法の実施例について図面を用いて詳しく説明する。第1図はTFTの製造工器中に補助容量を形成する方法を説明するための断面図である。

ます、ガラス基板:上にTFT領域にゲート電極は料を用いてゲート電極2を形成するとともに、

COG領域に同が一ト電極材料を用いて第1領域 3、第2領域4を形成する(第1図(a))。 第1領 域3は、後工程で装着されるICチップの出力信 号をIFTのソース電極に伝達する領域であり、 第2領域4は、ICチップの駆動に用いるための 補助容量の一方の電極を構成するとともにICチップの電源電力を供給する配線をICチップに結

次に、高周波グロー放電装置でTPTのゲート 絶談膜5、TPTの活性層であるa-S1:H膜6、 保護膜7を順に形成する(第1図(b))。COG領 域では、これらの第2領域4上に形成されたもの のうち少なくとも1層が本発明の補助容益の誘電 物質となる。

合する領域である。

次に、保護膜でのみ一部選択的にエッチングして、TPTのソース・ドレインコンタクトホール 8.9を形成する(第1図(c))。 このとき、COG 領域の保護膜でをその膜厚を調整しながらエッチ ングすると、補助容量の誘電物質の膜厚制御する ことができ補助容量として機能する領域を同一面

ド(図示せず)と、ソース電極への配線 1 5 とを接続する役割をする。

本実施例において、補助容量は、ゲート電極材 料第2領域4と、補助容量の対向電極14と、と れらの電極4,14間に位置する少なくともゲー 上絶縁膜らによって形成される。なお、補助容量 を形成験には、保護膜でを取り除いた形態でも実 現することができる。保護膜でを除いた補助容量 は、第1図(c)の工程においてソース、ドレインの コンタクトホール日、9をあける時に補助容量形 成領域も選択的にエッチングすれば良い。保護原 てを除いた補助容量は、単位面積あたりの電気容 量が多くとれ、保護膜でを入れた補助容量は、ダ スト等によるピンホールによって電気的に短絡す る確率が低くすることができ、かつ補助容量の耐 本圧を上げることができる。なお、補助容量の対 向電便14は、ICチップ17の基準電位を与え るパッド(図示せず)に接続されている。

ICチップ・7と補助容量の対向電極1.4との 距離1を1.4m 以上10.4m 以下になるようにし 様で形成した場合、その容量値を制御することが できる。

次にn型a-Si H 膜1 Oを堆積する(第1 図 (d))。

次代COC領域のICチップとのコンタクト部 にコンタクトホール11.12をあける(第1図 (e))。

次にAleを含む金銭膜を蒸着する(第1図(1)。
この金銭膜は選択的にエッチングされ、IC駆動用のパスライン13、補助容量の対向電極14、IPTのソース電極への配線13、ドレイン電極からの配線16の各領域が形成される。金銭にがからの配線16の各領域が形成される。金銭にがまれるのではなパターンでエッチングする。その後に、ICチップ17をパンプ18はICを駆動させる電力を供給するパスライン13と、ICチップ17に設置されている電力取りとを接続する役割をする。パンプ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力のパップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力用パップ19は、ICチップ17の信号出力のパンプ19は、ICチップ17の信号に対しませる。

て絶縁性物質28でおおい、ICチップ17を固定する。なか、絶縁性物質28は、ICチップ17を目でする。なか、絶縁性物質28は、ICチップ17を関係性物質28板との間に生じるを収集したなる)全体に充てんされているものではない。すなわち、パンプ18、19とICチップ17との接着面に生じる敵細空間、またパンプ18、19とゲート電極材料第1、第2領域との接着面かよびその周囲に生じる敵や空間には、絶縁性物質28は満たされていない。これは、すべての空間に絶縁性物質28を満たすと、ICチップ17とパンプ18、19、およびと、ICチップ17とパンプ18、19、およびを板側の導電物質3、4との接触が十分にとれなくなるためである。

次に、本発明の第2の実施例について図面を参照しながら説明する。第1の実施例では、いわゆるサンドイッチタイプの補助容量を示した。本実際例では、第2図に示すように同一平面上に平行なギャップを設けた補助容量について示す。第2図(a)は、本実施例の平面図であり、第2図(b)は、同図(a) 4 - 4 / 段にかける断面図である。なお第1

図と『『『の製造工程は同じであるため、『『『 領域は略し、COG領域のみ示してある。

第2図(4)にかいて、破線で囲まれた領域31は、 ICチップ17が配される。第2図の構成は、第 1の実施例でも述べたように、補助容量の絶録性 薄膜化、保護膜でのないゲート絶縁膜をだけを用 いている。他の構成要素は同じである。第1図(1) と第2図(b)とを対比して説明する。第2図におい て、1はガラス基板、3はゲート電極材料第1領 域、4は第2領域、6はゲート絶縁膜、6は a-Si:H 膜、1 Oはn型a-Si:H 膜、1 1 と 12はコンタクトホール、13はICチップ駆動 用電力供給のパスライン、15はソース電極への 配線である。とれらの構成によって本実施例の補 助容量は、ICチップ17の基準電位を与えるア ースライン32より延長された補助容量の対向電 種33と、パスライン13の延長級34の電極と、 この間に位置する絶縁膜5とからなっている。ゲ ート電極材料第2領域 4 を第2図(b)のように選択 的にエッチングしておけば、これらによっても本

は積層される形態となるために、ガラス基板の利 用効率をさらに上げることができる。

4、図面の簡単な説明

第1図は本発明の補助容量の形成方法の一実施例の工程を説明する断面図、第2図は本発明の第2の実施例を示した平面図と断面図である。

1 ……ガラス蒸板、2 ……ゲート電極、3 ……ゲート電極第1領域、4 ……ゲート電極第2領域、5 ……ゲート絶縁膜、6 …… a — Si: H 膜、7 … …保護膜、8 、9 、11 、12 ……コンタクトホール、10 …… n型 a — Si: H 膜、13 ……パスライン、14 、33 ……補助容量の対向電極、15 ……ソース電極への配線、17 ……I C チップ、18、19 ……パンプ、26 ……絶縁性物質、32 ……アースライン、34 ……パスライン域長額。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

発明の補助容量は形成される。

なお、第2図(4)においてパスタイン延長線34が、アースタイン32の延長線である補助容量の対向電極33を囲むよりに構成されているが、回路構成上の要請や、信号の安定性を考慮して、アースタインがパスタインを囲むよりに構成してもよく、その場合、アースタインをガラス基板1の配線等のない空領域に広げておいても良い。このよりにしてクシ形の補助容量を形成できた。


なお、ICチップを実装するときには、第1図 (のに示したようにICチップと基板上導電物との 距離25を1 4m 以上104m 以下になるように 絶域性物質26で固定した。


発明の効果


以上のように、本発明によってCOG奥装されたICチップの下に、薄膜トランジスタを形成するための工程と異なる特別な工程を必要とせず、ICチップ駆動用の補助容量を形成することができ、製造工程を簡素化でき、製造コストの削減を図ることができる。また、補助容量とICチップ

13 --- パスライン 14 --- 補助容量の対向電数 15 --- ソース電数への配線 16 --- ドレイン電板からの配線 17 --- ICチップ 18.19 --- パンプ 26 --- 超域性物質 L --- 14 と17 の距離

第 1 四 (202)







This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	BLACK BORDERS
7	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
<u></u>	FADED TEXT OR DRAWING
Ø	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
0	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox